

Title	Atlas-II Spec 검토
Project	SkyWalker(?)
Description	Atlas-IIA 칩 Spec 검토 내용
Author	holelee
Date	26/Apr/2005

(*) 우리의 target과 Atlas-II의 비교

참고로 이번 단락에서 말하는 내용은 이 문서의 결론에 해당하는 부분이다. Atlas-II 칩 Spec에 대한 자세한 내용은 아래에 이어지므로 그것을 먼저 읽고 이 부분을 읽어야 제대로 이해가 될 수 있다.

현재까지 우리의 target은 pure navigation용 SoC인데 주요 feature는 다음과 같은 것으로 가정하고 있다.

- 적어도 300 MHz 이상으로 동작하는 ARM9
- GPS 처리를 위한 DSP
 - Atlas II 정도의 GPS 처리 능력은 가져야 할 것으로 보임
- BitBlit engine 뿐 아니라 line drawing & box drawing에 관련된 graphic 가속
- Atlas-II에 비해 간단한 LCD Controller
 - STN LCD panel 같은 것은 지원할 필요가 없을 것으로 보임
 - dual display도 지원할 필요가 없어 보임
 - Atlas-II가 지원하는 YUV 출력은 없어도 될 것으로 보임
- SDRAM Controller(DDR 지원?)
- NAND Flash Interface(16bit 지원해야 하는가?)
- SD Card Interface
- USB OTG(high-speed ?)
- embedded Audio DAC
- 여러 포트의 UART(IRDA)
- Touch screen을 위한 embedded ADC
- I2C interface

Atlas-II는 지원하지만 우리가 지원하지 않을 device로는 IDE/PCMCIA/CF Interface, CANBus Controller, Video Input Port, Universal Serial Port 등이 있다. 우선 Video Input Port와 IDE/PCMCIA/CF Interface는 pure navigation용으로는 굳이 필요가 없을 것으로 생각된다. CANBus의 경우 실제 차량에서 많이 사용되는지 검토를 해서 필요하다면 지원해야 하는데, 차량에 전장용 navigation이 아닌 이상 당장은 필요가 없을 것으로 보인다. USP의 경우 USP 설계해서 사용하는 것 보다는 쓰임새가 많은 SPI만 지원하는 것을 설계해서 사용하는 것이 옳은 것으로 보인다.

성능상 우리의 pure navigation chip이 비교 우위가 있는 부분은 line drawing등의 graphic acceleration 뿐이다. High speed를 지원하는 USB OTG IP 값이 저렴하다면 그것을 사용하는 것이 자랑이 될 수 있으나 실제로 사용될 때는 별 관계가 없을 것으로 보인다.

가격상 우리의 pure navigation chip이 비교 우위가 있는 부분은 embedded Audio DAC, embedded ADC, 그리고 전체적으로 간단한 design을 통한 die-size 감소 정도를 들 수 있다.

(*) Atlas-II Overview

Atlas-II는 Centrality Communications사(<http://www.centralitycomm.com/>)가 개발하여 판매하고 있는 navigation용 SoC 칩이다. Atlas-IIA AT-460BI는 이전 버전의 Atlas-I 칩(AT-260BI)의 upgrade 판으로 다음과 같은 내부 block으로 구성된다.




Figure 1. Atlas-IIA™ Block Diagram

기본적으로 ARM926과 GPS baseband processing을 담당하고 있는 것으로 보이는 DSP의 2 processor 구조를 가지고 있다. 독특한 부분은 Internal BUS로 PCI BUS를 사용하고 있다는 점이다. 이것은 SoC 개발을 위해서 사용한 IP들이 PCI를 지원되도록 만들어져 있어서 수정없이 사용하고자 하는 목적 때문이었을 것으로 추측해 볼 수 있다.

(*) Atlas-II의 Feature

- ARM926EJ Processor
 - 300MHz로 동작함
 - 16KB I-Cache/16KB D-Cache

- Jazelle Java HW Acceleration
- ETM9 Embedded Trace Module
- 200MHz 16bit DSP enhanced with hardware acceleration
 - 5Kx24bit Program Memory
 - 10Kx16bit Data Memory
- 200MHz DDR or 133MHz SDRAM interface
 - 3.3V/2.5V/1.8V
- Enhanced 16 Channel GPS baseband
- Color-TFT and CSTN LCD panel interface
- 8/16-bit NAND Flash interface
- CMOS/CCD sensor interface
- TV Video Port Interface to MPEG-2 Decoder and TV decoder chipsets
- USB OTG 2.0 full-speed interface
- ATA4(UDMA33) Interface
- SDIO interface
- PCMCIA/CF card interface
- 2 CANBus ports
- 5 Universal Serial Ports and 3 UARTs
- I2C interface
- PWM interface
- 6 OS timers
- 28 dedicated GPIO and 192 programmable IO
- Advanced power management
 - Normal/Idle/Sleep mode support
- Internal 1GHz and 400MHz PLL
- Internal 12MHz and 32.768KHz oscillator
- TSMC 0.13G process with Dual-Vt
- 324-ball 19x19mm lead-free uBGA package(Automotive Grade)

(*) Example System

차량용 navigation system에서 Atlas-II는 다음과 같은 typical application이 있다..




Figure 2. Atlas™-2 as an Infotainment and Navigation Product

(*) ARM926EJ Processor

사용된 ARM926EJ Processor는 ARM926EJ-S의 hardened version이라고 하는데, 이 말이 합성을 했다는 이야기 인지 third-party에서 hardened version을 샀다는 이야기인지 모호하다. 아무튼 ARM926EJ-S는 cache size가 configurable한데 사용된 ARM926EJ는 16KB I-Cache와 16KB의 D-Cache를 채용하고 있다.

(*) DSP

200MHz로 동작하는 16bit DSP를 사용하고 있다. 전통적인 X,Y Data Memory를 사용하는 구조로 보이며, Program Memory와 Data Memory는 ARM에서 access가능하도록 되어 있다.

또한 Block memory DMA(BDMA)라는 것이 있어서 DSP가 동작하는 중에서 System BUS를 통해서 Program memory와 Data Memory의 loading이 가능하다고 한다. DSP가 access할 수 있는 peripheral이 있는데, 우선 GPS는 DMX memory address를 이용하여 빠른 접근이 가능하고, Interrupt Controller/Camera/Codec/DMA/GPIO/USP0~5/PCI/I2C는 16bit mode로 상대적으로 느린 interface를 사용하여 접근하게 된다.

(*) Memory Controller

200MHz로 동작하는 DDR SDRAM과 133MHz로 동작하는 SDR SDRAM을 사용할 수 있고, 16bit/32bit data bus를 지원한다. Low-power feature로 Low-voltage(1.8 V) Mobile DRAM을 사용할 수 있고, Auto-Power down, Deep-Power down을 지원한다.

(*) Clock & PLL

Clock circuit은 다음 그림과 같다.




Figure 5. Atlas-2 Clock Circuit Block Diagram

Clock으로 외부에서 32KHz와 12MHz oscillator pad로 부터 clock을 받게 된다. 간단한 crystal을 사용할 수 있도록 되어 있고, 12MHz oscillator pad는 2~30MHz까지의 clock을 받

을 수 있다. 12MHz clock은 1GHz, 400MHz로 동작하는 두 개의 PLL에 연결되고 입력 clock과 같이 MUX와 divider를 통해서 Chip의 각 부분으로 전달된다. PLL은 모두 Normal Mode/Bypass Mode/Power Down Mode를 지원한다.

(*) OS Timer

칩 내부에는 6개의 programmable timer가 있고, 64bit counter를 이용하여 동작하게 된다. 6번째 timer는 watchdog timer의 기능이 있어서 칩의 일정 부분을 reset할 수 있다.

(*) Power Manager

Normal mode/Idle mode/Sleep mode/Standby mode/Deep Sleep mode를 지원한다.

(*) Reset Controller

Reset은 크게 다음의 4종류가 있고, Reset status register가 있어서 software는 어떤 reset으로 booting이 일어나는지 detect할 수 있다.

- Hardware reset

Hardware reset는 외부의 RESET pin이 assert될 때 일어난다. 모든 chip의 register가 reset된다.

- Software reset

Software를 통해서 칩의 대부분 혹은 특정 block을 reset 시킬 수 있는 것으로 보인다.

- Watchdog reset

Watchdog timer가 보내주는 reset으로 software reset과 동일한 결과를 가진다.

- Sleep reset

Chip이 sleep mode로 들어갈 때 hardware에 의해 자동으로 generation되는 reset이다. Sleep mode에 들어가기 전에 SDRAM Controller는 Self-refresh command를 SDRAM으로 보내게 된다.

(*) Resource Sharing Controller

Resource Sharing Controller이 있어 IO pin의 sharing과 DMA channel의 sharing을 관장하고 있다.

(*) SDIO Host Controller

SDIO Host Controller가 있어서 SD Memory Card를 interface하고 있다. 1Bit/4Bit SD Mode를 모두 지원하고 4bit SD Mode에서는 초당 10MByte의 속도로 read/write를 수행할 수 있다. 기본적으로 다음과 같은 구조로 되어있다.




Figure 11. SD Host Block Diagram

TX FIFO와 RX FIFO가 각각 2개씩 존재하여 double buffering하고 있으며, PCI Master가 존재하는 것으로 보아 스스로 DMA를 수행할 수 있는 것으로 보인다.

(*) USB-OTG Controller

USB 2.0 Spec을 가지지만 full-speed(12Mb/s)만 지원하는 USB-OTG Controller가 내장되어 있다. TransDimension에서 공급한 IP를 사용하였다고 한다.




Figure 12. USB-OTG Controller Block Diagram

Block diagram은 위와 같고, 아마도 TransDimension에서 공급한 IP는 AHB를 사용하였는데 그것을 PCI로 변환하는 logic을 설계하여 넣은 것으로 보인다. 아마도 스스로 DMA 수행하는 것으로 보인다. 4개의 logical endpoint/8개의 physical endpoint를 지원한다고 한다.

(*) Video Input Port

MPEG2 decoder, TV decoder, CMOS/CCD sensor를 연결할 수 있는 Video Input Port가 존재한다. 입력으로는 16bit YUV4:2:2/8bit YUV4:2:2/upto 16bit RGB를 지원하는데, RGB data 입력은 sensor를 위한 것으로 sensor array의 순서에 맞추어 R/G/B를 입력 받는 것으로 보인다. 출력은 16bit/24bit mode의 RGB data이다. Pixel clock과 Hsync, Vsync 신호의 master mode와 slave mode를 모두 지원하고, YUV 입력의 경우에는 Color space conversion을 수행하며, 간단한 scaling 기능을 포함하고 있는 것으로 보인다. 다음과 같은 block diagram을 가지고 있다.




Figure 13. Block Diagram of Video Input Port

VActive와 같은 입력 signal을 받지 않고, 내부적인 counter를 이용하여 특정 active region을 판단하는 것으로 보인다. 자체적인 DMA 기능은 없고 DMA Controller를 이용하여 Main memory로 data를 전송하는 것으로 보인다.

(*) LCD Controller

LCD Controller의 feature는 다음과 같다.

- Resolution up to 800x600 pixels(limited by memory bandwidth)
- 1,2,4,8,12,16 bpp for main display layer/2,4,8,16 bpp for two overlay layer
- Support following panels
 - 4- and 8-bit monochrome S-STN panel

- 4-, 8- and 16-bit color S-STN panel
- 8- and 16-bit monochrome/color D-STN panel
- Monochrome TFT panel
- Maximum 16-bit output data can be used for non-RGB-muxed color TFT panel such as 12-bit, 18-bit color TFT panel
- 8-bit RGB muxed TFT color panel
- On-chip RAMs for color palette or FRC sequence table(FRC는 추후 설명)
- Integrated 3-channel DMA(three layers mixing support and dual-panel display support)
- On-chip RGB to YUV hardware conversion and interface(8bit 4:2:2 or 16-bit 4:4:4) to TV encoder

생각보다 많은 종류의 panel이 지원됨을 알 수 있다. 총 3개의 layer로 되어 있고, 그 중 2개를 사용하여 dual-panel을 지원할 수 도 있다. 또한 NTSC/PAL encoder interface를 지원한다는 점도 보통의 LCD controller와 다른 점이다. 전체적인 block diagram은 다음 그림과 같다.




Figure 16. Block Diagram of LCD Controller

기본적으로 Main Display(SCN) Layer, Second/Overlay Layer, Overlay2 Layer가 있다. Overlay와 Overlay2 layer는 palette의 값에 transparency가 정의 되어 alpha blend를 수행한다. 또한 mixing중에 color keying을 수행할 수도 있다.

- Frame Rate Control

이 LCD Controller는 Frame Rate Control(FRC)라고 하는 독특한 기능이 있다. 이것은 특정 pixel의 on/off를 주기적으로 반복하여 사람이 인식하는 intensity를 변화시키는 기능이다. 이것을 이용하여 monochrome LCD에서 16 level의 gray를 지원하고 color LCD에서는 32

level의 R,G,B 값을 줄 수 있다고 한다. 현재 사용되는 TFT LCD에서도 이런 기능이 필요한 지는 강한 의문이 든다.

- BitBLT Engine

LCD Controller 외부에 별도의 BitBLT Engine이 존재하여 Microsoft의 DirectDraw를 가속할 수 있다. Engine은 3-operand ALU with 256 raster operations과 source/destination FIFO를 가지고 있고, memory clock과 동일한 속도로 동작한다고 한다. 주요 feature는 다음과 같다.

- Byte level/Word level/DWORD level 모두 support
- rectangle clipping을 지원하여 세팅된 rectangle 안에 있는 pixel만 영향을 받도록 할 수 있다.
- Destination color transparency를 지원하여 transparent pixel은 실제 memory에 쓰여 지지 않는다.
- Source color transparency를 지원하여 transparent pixel은 실제 연산에 영향을 주지 않는다.
- 256개의 raster operation 모두를 지원한다
- 2D window의 양쪽 Y 방향을 지원한다.(위->아래 모드, 아래->위 모드를 말하는 듯)
- Single command mode 뿐 아니라 Command Queue(in SDRAM)를 지원한다.

별도의 line drawing engine과 같은 것은 없는 것으로 보인다.

(*) Extension Port

Extension Port라고 하여 Chip 내부에서 사용하는 MBUS(Memory BUS)와 IOBUS가 외부 핀으로 나와 있어서, 외부에 해당 BUS를 사용하는 device를 붙일 수 있는 것으로 보인다. Test 및 차기 Chip 개발을 위해 존재하는 것으로 보이며, 사용자는 관심을 둘 필요가 없는 것으로 보인다.

(*) GPS Baseband

더 많은 correlator와 더 큰 internal memory를 사용하여 성능이 개선되었다고 하는데, 구체적인 동작에 대해서는 알 수 없다.

(*) NAND Flash Controller

NAND Flash Controller는 8bit/16bit NAND Flash를 4Gbit 까지 지원한다. 1.8/2.5/3.3V를 사용할 수 있고, 512 byte/page, 2048byte/page mode를 지원하고, hamming code ECC를 위한 hardware가 존재한다. 기본적으로 다음과 같은 구조로 되어 있다.




Figure 18. Block Diagram of LCD Controller

기본적으로 외부의 DMA를 사용하는 구조로 되어 있다. Atlas II는 NAND Booting도 지원하는데, reset시에 DMA를 바탕으로하여 수 KB를 자동으로 DMA해주는 방식이 아니라, CPU가 read request를 보내면 그 때마다 NAND Flash를 읽어서 data를 직접 보내 주는 식으로 되어 있는 것으로 보인다.

(*) CAN Bus Controller

CAN은 Controller Area Network의 약자로 일종의 serial network인데 40meter에서 1Mbps의 bitrate까지 지원하도록 되어있다. 자동차에서 센서등을 연결할 목적으로 BOSCH에서 개발되었고, ISO에서 표준화되었다. Atlas II에는 이러한 CAN Bus controller가 존재한다. CAN BUS에서 대한 자세한 내용은 Google을 참조하든지 아니면 <http://www.can.bosch.com/>를 참조하라. Bosch site에서는 VHDL reference code를 10.200 Euro에 license하고 있는데, commad대신 dot를 사용하는 유럽의 특성상 10200 Euro로 보인다.

(*) ROM/SRAM Interface

4개의 chip select signal을 가지는 8/16/32bit asynchronous IO interface가 존재한다.

(*) UART

UART0, UART6, UART7로 지칭되는 3개의 UART가 존재한다. UART0는 Tx/Rx FIFO로 각각 64byte를 가지고 있고, 1Mbps까지의 baud rate를 지원한다.

(*) Universal Serial Port

USP1부터 USP5까지 5개의 Universal Serial Port가 존재한다. USP는 UART와 다르게 여러 가지 mode로 configuration이 가능한 Serial Port이다. 크게 Asynchronous Mode와 Synchronous mode로 configuration이 가능하다. Asynchronous mode는 115,200bps까지 지원하고 Synchronous mode의 경우 Master는 IO clock의 절반까지 Slave는 IO clock의 1/20까지 지원한다. Configuration을 통해서 다음과 같은 여러 serial interface를 지원할 수 있다.

- ASYNC(UART and IrDA)
- SPI bus
- ADI SPORT(such as AD73322 Audio CODEC)
- SI(Bluetooth radio PBA313)
- ASPORT(GSM baseband CODEC AD6521)
- BSPORT(AD6521)
- VSPORT(AD6521)

(*) Audio CODEC Interface

Atlas II는 기본적으로 AC97 CODEC 혹은 I2S CODEC을 interface 할 수 있다. 기본적으로 DMA controller에 의해 동작하며, AC97 CODEC mode의 경우 clock slave mode로 I2S CODEC mode의 경우 clock master mode로 동작한다. 전체적인 block diagram은 다음과 같다. 독특한 점은 A-law/u-law를 지원한다는 것이다.




Figure 19. Block Diagram of Audio CODEC Interface

(*) GPIO

총 189개의 GPIO pin이 있고 그 대부분은 다른 function pin과 공유되어 있다. 각 pin은

input/output/open-drain으로 configuration이 가능하고, optional pull-up과 pull-down이 있다. Input으로 configuration되었을 경우에는 interrupt source로도 사용이 가능하다. 또한 GPIO<3:0>은 PWM signal로 사용할 수 있다.

(*) I2C Interface

slave/master 모드의 I2C interface가 존재한다. SCCB protocol도 지원하는데 SCCB는 OmniVision사에서 만든 Serial Camera Control Bus로 I2C와 거의 비슷한 것으로 알려져 있다. SCCB에 대한 자세한 내용은 http://www.ovt.com/pdfs/ds_note.pdf에서 찾을 수 있다.

(*) PCMCIA/CF Interface

PCMCIA/CF Master가 존재한다.

(*) IDE Interface

2개의 IDE device를 사용할 수 있는 IDE interface가 존재한다. PIO mode뿐 아니라 DMA, UDMA33 mode를 지원한다.